CI testar três técnicas comuns de testabilidade

Caminho de varredura (Design Scan)

 Digitalização método do caminho para o circuito programa chip de cronometragem DFT. Seu princípio básico é que o circuito de temporização pode ser modelado como uma rede de circuito combinacional com triggers (flip-flop, o tempo de feedback da rede circuito conhecido como FF).

 Built-in auto tecnologia de projeto de teste (BIST), adicionando alguns extras de auto-teste de circuitos no design de chips, a partir de um teste externo somente para exercer os sinais de controle necessárias, executando o built-in auto-teste de hardware e software, verifique o circuito em teste defeitos ou falhas. Digitalização design, vetores de teste BIST gerados internamente, em vez de a entrada externa. Built-in auto-teste pode ser simplificado procedimentos de teste, e sem a necessidade de instrumentos de teste e equipamentos caros (ATE equipamento), mas aumenta a complexidade do design de chips.